(19)日本国特許庁 (JP)

(12) 公開特許公羅(A)

(11)特許出願公開番号

特關平8-50274

(43)公開日 平成8年(1996)2月20日

(51) Int.Cl.⁶

識別記号

庁内盛理番号

FΙ

技術表示箇所

G 0 2 F 1/133 G 0 9 G 3/20 **520**

N 4237-5H

3/36

審査翻求 未翻求 請求項の強1 OL (全 15 頁)

(21)出顧器号

特顧平6-185006

(71)出頭人 000005049

シャープ株式会社

(22)出頭日 平成6年(1994)8月5日

大阪府大阪市阿倍野区長池叮22番22号

(72)発明者 大森 拓郎

大阪府大阪市阿倍野区長池叮22番22号 シ

ャープ株式会社内


(74)代理人 弁理士 西敦 圭一郎

(54) 【発明の名称】 表示装置

(57)【要約】

【目的】 表示制御信号の乱れや、駆動手段に供給される電圧の異常に起因する表示画像の乱れ、および駆動手段の破壊を防止することができる表示装置を提供することである。

【構成】 液晶表示装置11は、液晶表示パネル12を駆動するために複数の表示制御信号が制御回路16から 遮断回路18を介して各駆動回路に供給されている。 遮断回路18は予め定める条件を満たさなければ各駆動回路への電力を供給しない。そのために何らかの原因により表示制御信号に異常が生じても、液晶表示パネル12に不所望な画像が表示されることがなく、また各駆動回路に過度の負担が掛かり駆動回路が破壊されるのを防止することができる。また各駆動回路に供給される電力 も、遮断回路18を介して供給されるため供給される電圧に異常が生じても各駆動回路が破壊されるのを防止することができる。



【特許請求の範囲】

【請求項1】 表示手段と、

前記表示手段を駆動する駆動手段と、

前記駆動手段に、表示駆動に必要な表示制御信号と電力 とを供給する制御手段と、

前記表示制御信号の周期が正常な値であることを検出する第1検出手段と、

供給される電力の電圧が、予め定めるレベル以上である ことを検出する第2検出手段と、

前記第1検出手段と前記第2検出手段との出力に応答して、供給される電力の電圧が予め定めるレベル以下であることと、前記表示制御信号の周期が予め定める値の範囲から外れていることとの、少なくともいずれか一方が生じているとき、前記駆動手段への電力の供給を遮断する手段とを含むことを特徴とする表示装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、液晶表示装置などに好適に実施される表示装置に関する。

[0002]

【従来の技術】図13は、一般的な液晶表示装置1の概略的な構成を示す図である。液晶表示装置1は、液晶表示パネル2と、コモン駆動回路3と、セグメント駆動回路4と制御回路5と、電源6とを含んで構成される。

【0003】液晶表示パネル2は、一対の基板部材間に液晶層を介在させて構成される。一対の基板部材は、それぞれ、ガラス、プラスチックなどから成る透光性基板の一方表面に、互いに平行で等間隔に配置される複数の帯状電極と、帯状電極が形成された一方表面のほぼ全面を覆う配向膜とによって構成される。一対の基板部材は、各基板部材が有する帯状電極の長手方向が直交するように、かつ各基板部材に形成された配向膜が対向するように予め定められた間隔をあけて配置され、各基板部材の周縁部付近が接着剤によって接着される。前記一対の基板部材と、接着剤とによって形成された空間内に液晶層を形成する液晶材料が注入され封止される。

【0004】上述のように構成された液晶表示パネル2において、一方基板部材に配置される帯状電極をコモン電極c1, c2, c3, …, cn (総称するときは参照符cを用いる)として、他方基板部材に配置される帯状電極をセグメント電極s1, s2, s3, …, sm(総称するときは参照符sを用いる)とする。コモン電極cには、コモン駆動回路3から所定の駆動信号が印加され、セグメント電極sにはセグメント駆動回路4から所定の駆動信号が印加される。

【0005】液晶表示パネル2では、コモン電極cとセグメント電極sとの各交差部分に介在する液晶材料が1 絵素となる。したがって、図13に示される液晶表示パネル2においては、n×m個の絵素が行列状に配列していることになる。この絵素を選択的に駆動することによ って、画像が表示される。

【0006】コモン駆動回路3は、後述する制御回路5によって制御され、予め定める期間(以下、「1表示期間」と称する)において、コモン電極cに1本ずつ順番に、予め定める電位の信号(以下、「走査信号」と称する)を印加する。1本のコモン電極cに走査信号が印加されている期間を、1水平表示期間とする。

2

【0007】セグメント駆動回路4は、後述する制御回路5から与えられる表示データD0~D7(総称すると10 きは参照符Dを用いる)に基づいて、1水平表示期間毎にセグメント電極sに表示データDに基づいた電位の信号(以下、「表示信号」と称する)を印加する。

【0008】セグメント駆動回路4は、セグメント電極 s にそれぞれ対応した複数のシフトレジスタを有し、制 御回路5から与えられるクロック信号XCKに応答して 与えられる表示データDを、順次シフトさせながらシフトレジスタに書込む。全ての表示データDをシフトレジスタに書込むと、書込まれた表示データDに対応する表示信号を一括してセグメント電極 s に印加する。表示データDの書込みは、書込むべき表示データDの直前に書 込まれた表示データDに対する表示信号の印加が行われている水平表示期間内に行われる。

【0009】制御回路5は、各駆動回路を制御する複数の信号を供給する。制御回路5は、クロック信号YD, LPをコモン駆動回路3に供給し、表示データDと、クロック信号XCK, LPとをセグメント駆動回路4に供給する。クロック信号YDは、前記1表示期間を規定するクロック信号である。クロック信号LPは、前記1水平表示期間を規定するクロック信号である。したがって、信号LPは1表示期間内にn個のパルスを有する。クロック信号XCKは、前述したようにセグメント駆動回路4が備えるシフトレジスタへの書込み動作を規定するクロック信号であり、1水平表示期間内にm個のパル

【0010】また制御回路5は、コモン駆動回路3およびセグメント駆動回路4にそれぞれ反転制御信号Mを供給する。反転制御信号Mは、液晶表示パネル2の各絵素に印加される駆動電圧の極性を反転するように指示する信号である。一般に液晶表示パネル2に用いられる液晶40 材料は、直流電圧を長時間印加されると破壊されてしまう。そのために、所定の期間毎に絵案である液晶材料に印加される電圧の極性を正極性から負極性へ、または負極性から正極性へと反転させる必要がある。反転制御信号Mを各駆動回路に与えることによって液晶材料に印加される駆動電圧の極性を一定の期間毎に反転させることができる。

スを有する。

【0011】電源回路6は、コモン駆動回路3およびセグメント駆動回路4にそれぞれ駆動電圧を供給する。

【0012】図14は、液晶表示装置1の動作を示すタ 50 イミングチャートである。図14では、特にコモン駆動 回路3の動作を示す。図14(1)に示すのは、クロック信号YDの波形図である。クロック信号YDは、1表示期間W2年に、期間W1だけハイレベルとなる信号である。図14(2)に示すのは、クロック信号LPの波形図である。クロック信号LPは、周期W3のクロック信号であり、周期W3は1水平表示期間にあたる。クロック信号YDのハイレベル期間W1は、クロック信号LPの周期W3よりも短く、クロック信号LPのハイレベル期間より長く設定され、かつ前配ハイレベル期間を含むタイミングでハイレベルとなる。

【0013】図14(3)に示すのは、コモン電極c1に印加される走査信号の波形図であり、図14(4)に示すのは、コモン電極c2に印加される走査信号の波形図である。コモン駆動回路3は、コモン電極c1に対応するラッチ回路によって、クロック信号YDのハイレベルをクロック信号LPが立下がる時刻t0でラッチし、次のクロック信号LPの立下がり時刻t1までハイレベルを保持する。コモン電極c1に印加される走査信号がハイレベルとなっている間、所定の電位の走査信号がコモン電極c1に印加される。同様にして、時刻t1から期間W3の間、コモン電極c2に走査信号が印加される。以下、コモン電極c3~cnまで走査信号が1本ずつ線順次で印加される。

【0014】上述のように構成され、動作する液晶表示装置1において、電源投入時に供給される電力の電圧が、不安定になることによって起こる異常動作による回路の破壊を防止するための技術が、特公平5-2128号に開示されている。前記公報によれば、駆動回路の液晶電圧を供給するラインにスイッチを設け、処理回路によって与えられる論理で前記スイッチをON/OFFしている。また液晶表示パネル2へ印加する電圧を選ぶためのデータをラッチしているラッチ回路を、リセットできるようにして、所望しないときに電圧が印加されないようにしている。

[0015]

【発明が解決しようとする課題】上述のように構成された液晶表示装置1では、駆動回路へ供給される電圧の異常について監視しているのみで、表示制御信号の異常発生時については何ら対策が講じられておらず、対策が不十分である。

【0016】図15~図20は、液晶表示装置1の異常時の動作を示すタイミングチャートである。それぞれのタイミングチャートにおいて、同一の符号を付した信号は、特に述べない限り同一の周期をもつ信号である。また、周期や期間を示す符号が同一ならば、同一の周期や期間である。

【0017】図15は、クロック信号YDのハイレベル 期間が、適正な期間より長くなった場合のタイミングチャートである。図15(1)に示すのは、クロック信号 YDがハイレベルである期間W4が適正な期間W1より 4

長くなり、たとえばクロック信号LPの周期W3の3倍程度である期間W4の間ハイレベルである場合のクロック信号VDの波形図である。期間W4において、図15(2)に示すようにクロック信号LPのハイレベル期間が複数個入るようになる。したがって図15(3)に示すように、コモン電極c1には時刻t10~t13の間走査信号が印加されるようになり、また図15(4)に示すように、コモン電極c2には、時刻t11~t14の間走査信号が印加されるようになる。したがって、時10刻t11~t13の間は、コモン電極c1, c2が同時に選択されるようになる。

【0018】このため、セグメント駆動回路4からの表示信号が、2本のコモン電極に同時に与えられるので、表示される画像が乱れ、良好な表示が得られなくなる。また複数のコモン電極が同時に選択され、それぞれのコモン電極に走査信号を供給するために、コモン駆動回路3の内部に比較的大電流が流れ、ラッチアップが発生し、駆動回路が破壊される可能性がある。

【0019】図16は、クロック信号YDのローレベル 期間が、適正な期間より短くなった場合のタイミングチ ャートである。図16(1)に示すのは、クロック信号 YDがローレベルである期間W5が適正な期間(期間W 2から期間W1を引いた期間)より短くなり、たとえば クロック信号LPの周期W3の2倍程度の長さになった 場合のクロック信号YDの波形図である。クロック信号 YDのローレベル期間W5が短いために、1表示期間中 に全てのコモン電極 c を走査することができない。図1 6 (3) に示すように、コモン電極c1には時刻 t20 ~t21、t22~t23、およびt24~t25の間 で走査信号が印加され、図16(4)に示すように、コ モン電極 c 2 には時刻 t 2 1 ~ t 2 2, t 2 3 ~ t 2 4 の間で走査信号が印加され、図16(5)に示すよう に、コモン電極 c 3 には時刻 t 2 2 ~ t 2 3, t 2 4 ~ t 25の間で走査信号が印加される。したがって、時刻 t 2 2~t 2 3, t 2 4~t 2 5の間はコモン電極 c 1, c3が同時に選択されることになる。

【0020】このため、セグメント駆動回路4からの表示信号が、2本のコモン電極に同時に与えられるので表示される画像が乱れ、良好な表示が得られなくなる。また複数のコモン電極が同時に選択され、それぞれのコモン電極に走査信号を供給するために、コモン駆動回路3の内部に比較的大電流が流れ、ラッチアップが発生し、駆動回路が破壊される可能性がある。

【0021】図17は、クロック信号LPの周期が、周期W3より短くなった場合のタイミングチャートである。図17(1)に示すのは、クロック信号LPの周期W3が短くなり、たとえばコモン駆動回路3の動作速度を規定するクロック信号の周期よりも短い時間である周期W6になった場合のクロック信号LPの波形図である。動作のための十分な時間がとれないために、コモン

駆動回路3は適性な動作ができなくなる。このためコモン電極の選択信号は一定時間ずつ選択されなくなり、パネルに直流電圧が印加されるようになり液晶材料が損傷する可能性がある。

【0022】図18は、クロック信号LPが、途中で途切れてしまった場合のタイミングチャートである。図18(1)に示すのは、時刻 $ti(1 \le i \le n-1)$ 以降ハイレベル期間が現れなくなったクロック信号LPの波形図である。図18(3)に示すように時刻tiで選択されたコモン電極ci+1は該時刻ti以降選択されたままになってしまう。このため、パネルに直流成分が印加されるようになり液晶材料が損傷する可能性がある。

【0023】図19は、表示許可信号DIがロジック電源VDDよりも早くハイレベルになる場合のタイミングチャートである。表示許可信号DIは、電源投入後、クロック信号に異常がなければハイレベルとなって各駆回路への電力の供給を許可し、異常発生時にはローレをなり電力の供給を遮断する。図19(1)に示す可信号DIは、時刻t30でハイレベルとなっている。ロジック電源VDDがハイレベルとなっている。ロジック電源VDDがハイレベルになるよりも前に表示許可信号DIがいイレベルになるよりも前に表示許可信号DIが流晶表示法ではるために、表示許可信号DIの電圧が液晶表示にまでかかるようになる。このために、他の回路が誤動作を起こ、液晶表示パネル2が損傷する可能性がある。

【0024】図20は、表示許可信号DIが、液晶電源 VEEよりも早くハイレベルになる場合のタイミングチャートである。図20(1)に示す表示許可信号DI は、時刻t40でハイレベルとなり、図20(2)に示す液晶電源VEEは、時刻t41でハイレベルとなる。 液晶電源VEEがハイレベルになるよりも前に表示許可信号DIがハイレベルになる場合、駆動回路内における耐圧系の回路に電源が入っていないにもかかわらず、表示許可信号DIによって動作が開始され、その後に液晶電源VEEを立上げるために駆動回路に負荷が掛かり、駆動回路が損傷する可能性がある。

【0025】上述のような異常は様々な状況下で発生する。たとえば、電源投入時および、液晶表示装置が備える複数の表示モードを切換える場合において、制御回路ちが過渡状態となって安定しないときに発生する。また液晶表示装置を組込んだ機器を設計する場合において、電源投入時等の信号のシーケンスを考慮せずに設計したときに発生する。さらに、液晶表示装置の生産工程において、半田付けの不良などでクロック信号YDの信号線が、他の信号線と短絡した場合にも発生する。またさらに、液晶表示装置をパーソナルコンピュータなどの機器に組込むときに、クロック信号YDの信号線が他の回路基板の信号線に接触した場合にも発生する。

【0026】本発明の目的は、表示制御信号の乱れや、

駆動手段に供給される電圧の異常に起因する表示画像の 乱れ、および駆動手段の破壊を防止することができる表

示装置を提供することである。

[0027]

【課題を解決するための手段】本発明は、表示手段と、前記表示手段を駆動する駆動手段と、前記駆動手段に、表示駆動に必要な表示制御信号と電力とを供給する制御手段と、前記表示制御信号の周期が正常な値であることを検出する第1検出手段と、供給される電力の電圧が、7の定めるレベル以上であることを検出する第2検出手段と、前記第1検出手段と前記第2検出手段との出力に応答して、供給される電力の電圧が予め定めるレベル以下であることと、前記表示制御信号の周期が予め定める値の範囲から外れていることとの、少なくともいずれか一方が生じているとき前記駆動手段への電力の供給を遮断する手段とを含むことを特徴とする表示装置である。

6

[0028]

【作用】本発明に従えば、液晶表示パネルなどの表示手 段は、駆動手段によって駆動され、画像が表示される。 前記駆動手段には、制御手段から表示駆動に必要な制御 20 信号と電力が供給される。ここで、表示制御信号の周期 が正常な値であることを第1検出手段によって検出し、 供給される電力の電圧が予め定めるレベル以上であるこ とを第2検出手段によって検出する。前記各検出手段に よって信号の周期が予め定める値の範囲から外れている ことと、供給される電力の電圧が前記予め定める電圧以 下であることとの、少なくともいずれか一方が生じてい ることが検出されると、前記駆動手段への電力供給が遮 断される。したがって表示制御信号の周期が異常になっ 30 た場合、および供給される電圧が予め定める電圧以下で ある場合には駆動手段への電力供給を遮断するので、表 示制御信号の異常によって不所望な画像が表示手段に表 示されることはなく、また異常なレベルの電圧が供給さ れることで駆動手段が破壊されることはない。これらの 動作は全て表示装置内で行うことができるので、外部か ら制御のための信号を入力する必要はない。

[0029]

【実施例】図1は、本発明の一実施例である液晶表示装置11の概略的な構成を示す図である。液晶表示装置11は、液晶表示パネル12と、コモン駆動回路13と、第1セグメント駆動回路14と、第2セグメント駆動回路15と、制御回路16と、電源回路17と、遮断回路18とを含んで構成される。

【0030】液晶表示パネル12は、一対の基板部材間に液晶層を介在させて構成される。一対の基板部材は、それぞれガラス、プラスチックなどから成る透光性の基板の一方表面に互いに平行で等間隔に配置される複数の帯状電極と、帯状電極が形成された一方表面のほぼ全面を覆う配向膜とによって構成される。本実施例におい

50 て、一方基板部材に形成される帯状電極は、その長手方

れる。

向長さの中間位置で分割されている。分割された2つの電極群のうち、一方電極群を第1セグメント電極群とし、他方電極群を第2セグメント電極群とする。第1セグメント電極群は、第1セグメント電極us1,us2,…,us640(総称するときは参照符usを用いる)によって構成され、第2セグメント電極群は、第2セグメント電極ds1,ds2,…,ds640(総称するときは参照符dsを用いる)によって構成される。また、他方基板部材に形成される帯状電極をコモン電極c1,c2.…,c480(総称するときは参照符cを用いる)とする。

【0031】液晶表示パネル12においては、第1セグメント電極us、第2セグメント電極dsと、コモン電極cとの各交差部分に介在する液晶材料が1絵素となる。したがって図1に示される絵素表示パネル12においては、640×480個の絵素が行列状に配列していることになる。この絵素を選択的に駆動することによって画像が表示される。

【0032】コモン駆動回路13は、後述する制御回路16によって制御され、1表示期間においてコモン電極cに1本ずつ順番に予め定める走査信号を印加する。1本のコモン電極cに走査信号が印加されている期間が、1水平表示期間となる。

【0033】コモン駆動回路13は、第1コモン駆動回 路19と第2コモン駆動回路20とを含む。第1コモン 駆動回路19は、コモン電極c1~c240に1本ずつ 線順次で走査信号を印加する。また第2コモン駆動回路 20は、コモン電極 c 241~ c 480に1本ずつ線順 次で走査信号を印加する。第1コモン駆動回路19およ び第2コモン駆動回路20は1表示期間内に同時に、か つ同一のタイミングで動作する。したがって、1水平表 示期間において上部のコモン電極と下部のコモン電極と に同時に、たとえばコモン電極c1とc241、コモン 電極 c 2 と c 2 4 2 というように 2 本ずつ走査信号が印 加される。このように電極を液晶表示パネル12の上部 と下部の2つに分け、2つの電極群を同時に走査するこ とによって、分割しない場合よりも1水平表示期間を2 倍長くすることができ、絵素を良好に駆動することがで きる。

【0034】第1コモン駆動回路19は、駆動回路21,22を含む。駆動回路21はコモン電極c1~c120の走査を担当し、駆動回路22はコモン電極c121~c240の走査を担当する。第2コモン駆動回路20は、駆動回路23はコモン電極c241~c360の走査を担当し、駆動回路24はコモン電極c361~c480の走査を担当する。【0035】第1セグメント駆動回路14は、後述する制御回路16から与えられる表示データUD0~UD7に基づいて1水平表示期間毎に第1セグメント電極us

に表示データに対応した信号電圧を印加する。第2セグ

メント駆動回路15は、後述する制御回路16から与えられる表示データLD0~LD7に基づいて、1水平表示期間毎に第2セグメント電極dsに表示データに対応した信号電圧を印加する。第1セグメント駆動回路14および第2セグメント駆動回路15は、同時にかつ同ータイミングで動作する。したがって、たとえばコモン電極c1,c241が動作している1水平表示期間では、

8

コモン電極 c 1 と第1セグメント電極 u s との交差部分 にある絵素が駆動され、コモン電極 c 2 4 1 と第2セグ 10 メント電極 d s との交差部分にある絵素が駆動される。 【0036】制御回路 1 6 は、各回路を制御する複数の信号を供給する。制御回路 1 6 から供給される複数の信号としては、表示データUDO~UD7, LDO~LD7、クロック信号 X C K, LP, Y D、および後述する

7、クロック信号 X C K, L P, Y D、および後述する 極性反転信号 M がある。表示データ U D O ~ U D 7 は、 第1セグメント駆動回路 1 4 に与えられる。表示データ L D O ~ L D 7 は、第2セグメント駆動回路 1 5 に与えられる。クロック信号 X C K は、第1セグメント駆動回路 1 4、第2セグメント駆動回路 1 5 にそれぞれ与えられる。クロック信号 L P, Y D は、後述する遮断回路 1 8 を介して各駆動回路に与えられる。クロック信号 L P は、第1セグメント駆動回路 1 4、第2セグメント駆動回路 1 5、およびコモン駆動回路 1 3 にそれぞれ与えられ、クロック信号 Y D は、コモン駆動回路 1 3 に与えら

【0037】電源回路17は、後述する構成によって基準電圧から複数種類の電圧を生成し、コモン駆動回路1 3、第1セグメント駆動回路14、第2セグメント駆動 回路15にそれぞれ供給する。

【0038】遮断回路18は、後述する構成によってクロック信号YD, LPおよび各駆動回路に供給する電源電圧の異常を検出し、表示許可信号DIをローレベルにして各駆動回路へ出力する。表示許可信号DIは、液晶パネル12に印加される電圧を制御する信号であり、遮断回路18が前記異常を検出するとローレベルになり、後述するセレクタによって前記電圧が印加されないようにする。表示を行うには、前もってハイレベルにしておく。

【0039】図2は、遮断回路18の構成例を示す回路40 図である。遮断回路18は、フリップフロップ25,26,27,71と、インバータ28,29,59と、ANDゲート67,68と、カウンタ56,57と、電圧監視IC (IntegratedCircuit;集積回路)65,66と、単安定マルチバイブレータ69,70とを含んで構成される。遮断回路18は、入力されるクロック信号LP,YD、および電源VDD,VEEに異常がある場合、出力である表示許可信号DIをローレベルにする。信号に異常がある場合とは、クロック信号YDについては、クロック信号YDがハイレベルである期間が正常時よりより長い場合と、クロック信号YDの周期が正常時より

短い場合である。またクロック信号LPについては、クロック信号LPの周期が正常時より長い場合と、クロック信号LPの周期が正常時より短い場合とである。さらに、電源の電圧レベルについては、ロジック電源VDDの電圧レベルが正常時より低い場合と、液晶電源VEEの電圧レベルが正常時より低い場合とである。

【0040】フリップフロップ25は、D入力にクロック信号YDが入力され、インバータ28によって反転されたクロック信号LPが、クロックパルスとして入力されている。またインバータ29によって反転されたクロック信号YDが、反転のリセットパルスとして入力されている。フリップフロップ25のQ出力である信号SAは、フリップフロップ26のD入力に与えられるクロック信号YDの信号レベルを、クロック信号LPの立下がりタイミングでラッチしてQ出力として出力し、クロック信号YDの立下がりタイミングでリセットされる。

【0041】フリップフロップ26のD入力には、フリップフロップ25のQ出力である信号SAが入力され、クロックパルスと反転リセットパルスとしてはフリップフロップ25とそれぞれ同様の信号が入力されている。フリップフロップ26の反転Q出力である信号SBは、ANDゲート68に入力される。フリップフロップ26は、フリップフロップ25のQ出力である信号SAのレベルを、クロック信号LPの立下がりタイミングでラッチし、信号SAのレベルを反転Q出力として出力し、クロック信号YDの立下がりタイミングでリセットされる。

【0042】カウンタ56の反転ロード入力には、信号SCが入力されている。信号SCは、後述する電圧監視IC66の出力である信号VEEOKと、後述する電圧監視IC66の出力である信号VDDOKと、インバータ29によって反転されたクロック信号YDとが入力されたANDゲート67の出力である。カウンタ56のクロックパルスとしてインバータ28で反転されたクロック信号LPが入力され、反転クリア端子CLには一定の電位の信号が入力されている。EP入力には後述するカウンタ57のCA出力をインバータ59によって反転した信号SDが入力され、ET入力には一定の電位の信号が入力されている。またデータのプリセット入力は行われていない。カウンタ56のCA出力は、カウンタ57のET入力に入力される。

【0043】カウンタ57の反転ロード入力と、クロックパルスと、EP入力に入力される信号SDとはカウンタ56に入力されている信号と同様のものであり、反転クリア端子CLも同様に一定の電位の信号が入力されている。ET入力には、カウンタ56のCA出力が入力されている。カウンタ57は、プリセットA入力に一定の電位の信号が入力されている。カウンタ57のCA出力は、一方は後述するフリップフロップ27のD入力に入

力され、また他方はインパータ59に入力され信号SD になる。

【0044】カウンタ56,57は、直列に接続されており、それぞれ信号SCが立下がると予め定められる設定値をロードし、クロック信号LPの立下がり毎に計数動作を行う。本実施例での設定値は、「10h(16進数)」であるので、カウンタ57の初期値は「1h」となり、カウンタ56の初期値は「0h」となる。

【0045】カウンタ56は、ET入力が常にハイレベ 10 ルであるので、CK入力に入力がある度に計数動作を行 う。カウンタ56は、計数値が「Fh」になった時点 で、カウンタ57のET入力であるCA出力をハイレベ ルにする。CA出力は、カウンタの計数値が「Fh」に なると、ハイレベルになり、それ以外のときはローレベ ルである。カウンタ57は、ET入力がハイレベルであ るので、次に入力されるクロック信号LPの立下がりタ イミングで計数動作を行い、計数値は、初期値より1増 えて「2h」となる。同時にカウンタ56は、計数値が 「Oh」となり、CA出力もローレベルとなる。CA出 20 力がローレベルとなるため、次に入力されるクロック信 号LPの立下りではカウンタ57は計数動作を行わな い。同様の動作を行い、クロック信号YDが立下ってか ら再び立上るまでにクロック信号LPが239回立下が ると、カウンタ56, 57の計数値がともに「Fh」と なり、カウンタ57のCA出力がハイレベルになる。カ ウンタ57の一方のCA出力である信号LCYDLは、 フリップフロップ27のD入力に入力される。また他方 のCA出力はインバータ59によって反転され、信号S Dとして各カウンタのEP入力に入力される。EP入力 に入力される信号がローレベルであると各カウンタは計 数動作を行わない。クロック信号YDの1周期毎に同様 の動作を行う。

【0046】電圧監視IC65,66は、それぞれ電源VEE,VDDの電圧レベルを監視し、一定のレベル以上になると出力がハイになる。電圧監視IC66の出力である信号VEEOKと、電圧監視IC66の出力である信号VDDOKとは、反転されたクロック信号YDとを含めてANDゲート67によって論理積をとり、信号SCとしてカウンタ56,57の反転ロード入力に入力されている。また信号VEEOKと信号VDDOKとはANDゲート68に入力されている。さらに信号VDDOKは遮断回路18の出力となっている。

【0047】単安定マルチバイブレータ69のA入力には、クロック信号LPが入力され、B入力には一定の電位の信号が入力されている。また反転リセット入力には一定の電位の信号が入力されている。単安定マルチバイブレータ69のQ出力は、信号LPDOMAXとしてANDゲート68に入力される。単安定マルチバイブレータ69から出力されるパルスの幅は、パルス幅設定部7502によって定められる。

【0048】単安定マルチバイブレータ70のA入力にはクロック信号LPが入力され、B入力には一定の電位の信号が入力されている。また反転リセット入力にはクロック信号LPが入力されている。単安定マルチバイブレータ70のQ出力は信号LPOSMINとしてフリップフロップ71のD入力に入力される。単安定マルチバイブレータ70から出力されるパルスの幅は、パルス幅設定部73によって定められる。フリップフロップ71のD入力には、前記信号LPOSMINが入力され、クロックパルスとしてクロック信号LPが入力される。また、フリップフロップ71の反転Q出力である信号LPDUMINはANDゲート68に入力されている。

【0049】パルス幅設定部72,73は、抵抗とコンデンサとによって構成されており、単安定マルチバイブレータ69,70の出力パルス幅を定める。なお、それぞれのパルス幅設定部72,73で定められる出力パルス幅は異なっている。

【0050】ANDゲート68には5つの信号が入力され、論理積をとって反転信号DSPRSTとしてフリップフロップ27の反転リセット入力に入力される。ANDゲート68には、信号VDDOK,信号VEEOK,信号SB,信号LPDUMAX,および信号LPDUMINの5つの信号が入力される。

【0051】フリップフロップ27のD入力には、前記信号LCYDLが入力され、クロックパルスとしてクロック信号YDが入力される。また、フリップフロップ27の反転リセット入力として反転信号DSPRSTが入力される。フリップフロップ27のQ出力は表示許可信号DIとして各駆動回路に供給される。

【0052】図3は、コモン駆動回路13を構成する駆動回路21の構成例を示す回路図である。駆動回路21~24は、同一の構成であるので、ここでは駆動回路21を例にとり説明する。駆動回路21は、120個のセレクタ E1~E120と、インバータ30とを含む。駆動回路21においては、1本のコモン電極に対して、それぞれ1つのフリップフロップとセレクタとが対応する。

【0053】フリップフロップF1は、D入力にクロック信号YDが入力され、クロックパルスとしてインバータ30の出力である反転されたクロック信号LPが入力される。フリップフロップF1のQ出力は、セレクタE1に与えられるとともに、次段のフリップフロップF2のD入力に入力される。フリップフロップF1は、クロック信号YDのレベルを、クロック信号LPの立下りタイミングでラッチし、ラッチしたレベルをQ出力として出力する。

【0054】フリップフロップFi(i=2~120)は、D入力に前段のフリップフロップFi-1のQ出力が入力され、クロックパルスとしてインバータ30の出力である反転されたクロック信号LPが入力される。フ

リップフロップFiのQ出力は、セレクタEiに入力されるとともに、次段のフリップフロップFi+1のD入力に入力される。なお、フリップフロップF120のQ出力は、セレクタE120のみに入力される。フリップフロップFiは、前段のフリップフロップFi-1のQ出力のレベルを、クロック信号LPの立下りタイミングでラッチし、ラッチしたレベルをQ出力として出力する。

12

【0055】セレクタEi(i=1~120)は、フリ 10 ップフロップFiのQ出力、極性反転信号M、表示許可信号DIの各レベルに従って、後述する電源回路17から入力される電圧信号V0, V1, V4, V5のうちのいずれか1つを選択して走査信号としてコモン電極ciに出力する。

【0056】図4は、電源回路17の構成例を示す回路図である。電源回路17は、6個の抵抗R1~R6と5個のアンプ31~35とを含む。この抵抗R1~R6は、この順序で直列に接続される。抵抗R1の接続側とは反対側端部に基準電圧VEEが与えられ、抵抗R6の接続側とは反対側端部はグランド電位とされる。抵抗R2~R6の各抵抗値の比は、R2:R3:R4:R5:R6=1:1:a:1:1に選ばれる。電源回路17は、基準電圧VEEを抵抗R1~R6によって抵抗分割して得られる複数の異なる電圧を駆動電圧V0~V5として出力する。

【0057】抵抗R1とR2との接続点の電圧は、アンプ31によって、低インピーダンスにして駆動電圧V0として出力される。抵抗R2とR3との接続点の電圧はアンプ32によって、低インピーダンスにして駆動用電圧V1として出力される。抵抗R3とR4との接続点の電圧は、アンプ33によって低インピーダンスにして駆動用電圧V2として出力される。抵抗R4とR5と接続点の電圧は、アンプ34によって低インピーダンスにして駆動用電圧V3として出力される。抵抗R5とR6との接続点の電圧は、アンプ35によって低インピーダンスにして駆動用電圧V4として出力される。なお、グランド電位は駆動用電圧V5として出力される。

【0058】図5は、駆動回路21が備えるセレクタE1の構成例を示す回路図である。セレクタE1~E12400は、同一の構成であるので、セレクタE1を例にとり説明する。セレクタE1は、4つのスイッチング素子36~39と、論理回路40とを含む。スイッチング素子36~39は、トランジスタなどで実現され、論理回路40からの制御信号G1~G4によって導通/遮断が制御される。スイッチング素子36~39の各一方端には、それぞれ駆動用電圧V0、V1、V4、V5が与えられ、各他方端は共通に接続される。したがって、セレクタE1は、スイッチング素子36~39の導通/遮断を適宜制御することによって、駆動用電圧V0、V1、V4、V5のうちのいずれかを1つ選択して出力するこ

13

とができる。

【0059】論理回路40は、フリップフロップF1の Q出力、極性反転信号M、表示許可信号DIに基づい て、論理演算を行い、制御信号G1~G4を生成してス イッチング素子36~39の各ゲート端子に出力する。 論理回路40の真理値表は、下記の表1に示される。 【0060】

14

【表1】

虹 理 值 表

	7													
İ	DI	M	Q	G 1	G 2	G 3	G 4	出力						
				(36)	(37)	(38)	(39)							
	0	_		0	0	0	1	V 5						
	1	0	0	0	1	0	0	V 1						
	1	0	1	1	0	0	0	VΟ						
	1	1	0	0	0	1	0	V 4						
	1	1	1	0	0	0	1	V 5						

40

【0061】図6は、制御回路16の構成例を示すプロック図である。原発振回路41は、予め定める周波数のクロック信号を生成し、分周回路42に与える。分周回路42は、与えられるクロック信号を、所定の分周比で分周して出力する。分周回路42の出力信号は、マスク回路43および分周回路44に与えられる。マスク回路43は、分周回路42の出力信号を予め定める1水平表示期間だけそのまま出力し、予め定める帰線期間だけ遮断することによって、クロック信号XCKを生成して出力する。分周回路44は、前記分周回路42の出力信号を所定の分周比で分周して出力する。

【0062】分周回路44の出力信号は、カウンタ45、分周回路46およびカウンタ47に与えられる。カウンタ45は、前記分周回路44の出力信号のパルス数を計数し、所定の計数値になるたびにパルスを出力することによって、クロック信号LPを生成する。分周回路46は、前記分周回路44の出力信号を所定の分周比で分周して、クロック信号YDを生成する。カウンタ47は、分周回路44の出力信号のパルス数を計数し、所定の計数値になるたびにパルスを出力することによって、極性反転信号Mを生成する。

【0063】CPU(Central Processing Unit;中央処理装置)48は、前述の各回路41~47の動作を制御する。CPU48は、映像信号生成回路50を制御し、表示データUD0~UD7, LD0~LD7を出力させる。

【0064】図7は、第1セグメント駆動回路14の構成例を示す回路図である。第1および第2セグメント駆動回路14,15は、同一の構成であるので、ここでは第1セグメント駆動回路14を例にとって説明する。第1セグメント駆動回路14は、ラッチ回路H1~H640,L1~L640と、フリップフロップJ1~J640と、セレクタK1~K640と、インバータ51,52とを含む。なお、図面では、セグメント電極us1,us2に関連する構成のみを示す。

【0065】フリップフロップJ1は、D入力に所定の レベルが与えられ、インバータ52の出力の立上りタイ ミング、すなわちクロック信号XCKの立下りタイミングで、D入力のレベルをラッチし、ラッチしたレベルをQ出力として出力する。フリップフロップ J 1のQ出力は、ラッチ回路H1のクロックパルスとして入力され、またフリップフロップ J 2のD入力とに入力される。したがって、ラッチ回路H1は、最初のクロック信号XC Kが入力されたときにD入力に入力されている表示データをラッチし、Q出力として出力する。

【0066】フリップフロップJ2は、前記フリップフロップJ1と同様に、クロック信号XCKの立下りタイミングで、フリップフロップJ1のQ出力のレベルをラッチし、Q出力として出力する。フリップフロップJ2のQ出力は、ラッチ回路H2のCK入力と図示しないフリップフロップJ3のD入力とに入力される。フリップフロップJ2に関して、最初のクロック信号XCKが入力されたときは、フリップフロップJ1のQ出力はローンベルであるが、次のクロック信号XCKが入力されたときは、フリップフロップJ2のQ出力もハイレベルとなる。このように、フリップフロップJ1, J2, …の各Q出力は、クロック信号XCKが立下るたびに順次ハイレベルとなる。

【0067】フリップフロップ J 1, J 2, …の各 Q出力は、それぞれラッチ回路 H 1, H 2, …にクロックパルスとして入力されている。したがって、表示データ U D 0~U D 7をクロック信号 X C K のタイミングに同期して入力することによって、ラッチ回路 H 1, H 2, … は入力される表示データを順番にラッチしていく。ラッチ回路 H 1, H 2, …の各 Q出力は、それぞれラッチ回路 L 1, L 2, …の各 D入力に与えられている。

【0068】ラッチ回路L1, L2, …は、インバータ51からの出力信号の立上りタイミングで、すなわちクロック信号LPの立下りタイミングで、D入力に入力されている表示データをラッチして、Q出力として出力する。したがって、1水平表示期間において、次の水平表示期間に表示すべき表示データを順番にラッチ回路H

50 1, H 2, …に書込み (ラッチし)、全ての書込みが終

15

了した時点で、クロック信号LPを与えることによって、書込まれた表示データが一斉にセレクタK1, K2, …に与えられる。

【0069】セレクタK1は、ラッチ回路I1のQ出力、極性反転信号M、表示許可信号DIに基づいて論理演算を行い、論理演算結果に基づいて、駆動電圧V0, V2, V3, V5のうちから1つを選択してセグメント電極us1に出力する。セレクタK2,…についても、 セレクタK1と同様である。セレクタK1, K2, …の 構成は、前述の図5に示すセレクタの構成と同一であ る。異なる点は、駆動用電圧V1の代わりに駆動用電圧 V2を与え、駆動用電圧V4の代わりに駆動用電圧V3 を与えたことである。セレクタKの論理演算の真理値表 は、下記の表2に示される。

16

[0070]

【表2】

真理值表

** *:											
DI	М	Q	G 1	G 2	G 3	G 4	出力				
			(36)	(37)	(38)	(39)	}				
0	_	-	0	0	0	1	V 5				
1	0	0	0	1	0	0	V 2				
1	0	1	1	0	0	0	Vο				
1	1	0	0	0	1	0	V 3				
1	1	1	0	0	0	1	V 5				

【0071】遮断回路18において、同一の判断を行う 構成要素毎の動作をタイミングチャートによって示す。 なお、タイミングチャートに示されていない信号は正常 であるとする。

【0072】図8は、フリップフロップ25,26の動作を示すタイミングチャートである。図8に示すタイミングチャートではクロック信号YDのハイレベルである期間が正常時より長くなった場合、表示許可信号DIをローレベルにしている。

【0073】図8において期間W1~W4は、前述の図14および図15と同一の長さであるものとする。時刻t50で図8(1)に示すように、クロック信号YDがハイレベルに立上がると、フリップフロップ27のQ出力である表示許可信号DIはハイレベルとなる。図8

(2)に示すクロック信号LPの立下がり時刻 t 5 1においてフリップフロップ 2 5 はクロック信号YDのレベルをラッチし、Q出力である信号SAは図8 (3)に示すようにハイレベルとなる。クロック信号YDが正常である場合は、図面において 2 点鎖線で示すように時刻 t 5 1~ t 5 2 の間でローレベルに立下がるので、信号SAもローレベルとなり、図8 (4)に示すフリップフロップ 2 6 の反転Q出力である信号SBもハイレベルのままであるので、フリップフロップ 2 7 はリセットされず、表示許可信号DIはハイレベルのままである。

【0074】次に、クロック信号YDが異常状態である場合、すなわちクロック信号YDのハイレベル期間が図8(1)に示すように正常な期間より長くなった場合の動作を説明する。この場合、次のクロック信号LPの立下がり時刻 t 5 2においては、クロック信号YDはハイレベルであるので、フリップフロップ 2 5 のQ出力である信号SAはハイレベルのままとなる。したがって、フリップフロップ 2 6は、時刻 t 5 2において、信号SAのハイレベルをラッチすることになり、これによって反

転Q出力である信号SBはローレベルに立下がり、ANDゲート68の出力である反転信号DSPRSTはロー20 レベルに立下がる。このためフリップフロップ27はリセットされ、Q出力である表示許可信号DIはローレベルとなる。その後、クロック信号YDがローレベルに立下がる時刻 t 5 3 において、フリップフロップ25, 26 はともにリセットされ、信号SAはローレベルに立下がり、信号SBはハイレベルに立上がる。

【0075】図9は、カウンタ56,57の動作を示す タイミングチャートである。図9に示すタイミングチャ ートでは、クロック信号YDの周期W2の間にクロック 信号LPが予め定められた回数立上がると、表示許可信 30 号DIをハイレベルにしている。

【0076】図9において、期間W1~W3は前述の図14と同一の長さであるものとする。時刻 t60で図9(1)に示すように信号VEEOK, VDDOKがハイレベルに立上がっている。図9(2)に示すクロック信号YDが時刻 t62においてハイレベルに立上がると、信号SCがローレベルとなる。カウンタ56,57の反転ロード入力がハイレベルとなり、カウンタ56,57はそれぞれ予め定められた値を読込む。時刻 t63においてクロック信号YDがローレベルに立下がると、カウンタ56,57はそれぞれ計数動作を開始する。図9

(3) に示すクロック信号LPが、時刻 t 6 4 から周期 W 3 で立下がる毎にカウンタ 5 6, 5 7 はそれぞれ計数 動作を行う。時刻 t 6 5 において時刻 t 6 4 からの立下がり回数 (計数値) が「2 3 9」となり、カウンタ 5 7 のCA出力である図 9 (4) に示す信号LCYDLがハイレベルになる。時刻 t 6 6 でクロック信号YDが立上がると、信号LCYDLがハイレベルであるため、フリップフロップ 2 7 のQ出力である表示許可信号DIはハイレベルとなる。信号LCYDLは、時刻 t 6 7 においてクロック信号LPが立下がるとローレベルになる。

【0077】図10は単安定マルチバイプレータ69の動作を示すタイミングチャートである。図10に示すタイミングチャートでは、クロック信号LPの周期が期間W3より長くなった場合に、表示許可信号DIをローレベルにしている。

【0078】図10において、時刻t70以前はクロッ ク信号LPは正常な状態であるとする。 時刻 t 7 0 にお いてクロック信号LPがハイレベルに立上がると、単安 定マルチバイブレータ69はパルス幅設定部72によっ て定められる時刻 t 71~t72の期間W7の間、図1 O (2) に示す信号LPDOMAXをハイレベルにす る。これによって、フリップフロップ27の反転リセッ トパルス入力は、ハイレベルとなり、図10(3)に示 す表示許可信号DIはハイレベルのままとなる。期間W 7はW3より長く設定されており、信号LPDOMAX がハイレベルである時刻 t 7 1 において、クロック信号 LPがハイレベルに立上がると、信号LPDOMAXは さらに時刻t71から期間W7だけハイレベルとなる。 クロック信号LPが異常状態となった場合、すなわち時 刻t71以降クロック信号LPがハイレベルに立上がら ない場合、信号LPDOMAXは時刻t72で立下がり ローレベルとなる。これによって、表示許可信号DIは ローレベルとなる。

【0079】図11は単安定マルチバイブレータ70とフリップフロップ71の動作を示すタイミングチャートである。図11に示すタイミングチャートではクロック信号LPの周期が期間W3より短くなった場合に、表示許可信号DIをローレベルにしている。図11において、時刻 t 80以前はクロック信号LPは正常な状態であるとする。

【0080】時刻 t 8 0において、図11 (1)に示すクロック信号LPが立上がってハイレベルになると、単安定マルチバイブレータ70は、パルス幅設定部73によって定められる期間W8の間、図11 (2)に示す信号LPOSMINをハイレベルとする。信号LPOSMINがハイレベルとなる期間W8は、クロック信号LPの一周期である期間W3より短く設定されている。そのために、時刻 t 8 2でクロック信号LPがハイレベルに立上がったとき、信号LPOSMINはローレベルであるので、フリップフロップ71の反転Q出力である信号LPDUMINはハイレベルとなる。したがってフリップフロップ27はリセットされず、表示許可信号DIはハイレベルとなる。

【0081】次にクロック信号LPが異常状態である場合、すなわちクロック信号LPが、クロック信号LPの正常状態の周期W3または、信号LPOSMINがハイレベルである期間W8より短い周期でハイレベルになる場合を説明する。時刻 t82において、クロック信号LPが立上がってハイレベルになるので、信号LPOSMINもハイレベルとなる。次にクロック信号LPがハイ

レベルとなる時刻 t 8 3 では、信号LPOSMINはハイレベルのままであるので、フリップフロップ 7 1 の反転Q出力である信号LPDUMINは立下がってローレベルとなる。したがって、フリップフロップ 2 7 はリセットされ、表示許可信号DIはローレベルとなる。

18

【0082】図12は、本発明の第2実施例を説明するための回路図である。本実施例は、コモン駆動回路13、第1セグメント駆動回路14、および第2セグメント駆動回路15に、表示許可信号DIのための入力端子がない場合を想定している。このような場合は、図12に示すような電源回路61を用いればよい。電源回路61は、前述の電源回路17の構成要素に加え、トランジスタ62,63と、複数の抵抗R7~R10と、第1実施例で示した遮断回路18とを設けている。表示許可信号DIのオン/オフに応じて、定電圧発生回路64からの基準電圧VEEの供給を制御している。

【0083】電源回路61において、定電圧発生回路64からの基準電圧VEEは、トランジスタ62を介して、抵抗R1の一方端に与えられる。トランジスタ62のエミッターベース間には、抵抗R7が接続される。トランジスタ62のベースには抵抗R8を介して、トランジスタ63のエミッタが接続される。トランジスタ63のコレクタは、グランド電位GNDに接続される。トランジスタ63は、ベースに抵抗R9を介して遮断回路18からの表示許可信号DIが与えられるとともに、ベースーコレクタ間に抵抗R10が接続される。

【0084】表示許可信号DIがハイレベルであるとき、トランジスタ63は導通し、コレクタ電流が流れ、これによって、トランジスタ62が導通し、抵抗R1に30 基準電圧VEEが供給される。表示許可信号DIがローレベルであるとき、トランジスタ63は遮断され、コレクタ電流は流れないので、トランジスタ62も遮断され、抵抗R1への基準電圧VEEの供給が遮断される。本実施例においても、前述の実施例と同様な効果が得られる。

[0085]

【発明の効果】以上のように本発明によれば、表示制御信号の異常が検出されたことと、駆動手段に供給される電力の電圧が予め定めるレベル以下であることとの少なくともいずれか一方が生じたときは、駆動手段への電力供給を強制的に遮断するようにしたために、異常のある表示制御信号に基づいて不所望な画像が表示されたりすることがない。また、異常な表示制御信号に基づく不所望な駆動手段の動作を防止することができる。さらに、不所望なタイミングで不安定な電力が供給されることによって、駆動手段が破壊されたりすることを防止することができる。

【図面の簡単な説明】

【図1】本発明の第1実施例である液晶表示装置11の 50 概略的な構成を示す図である。 【図2】遮断回路18の構成例を示す回路図である。

【図3】コモン駆動回路13を構成する駆動回路21の 構成例を示す回路図である。

【図4】電源回路17の構成例を示す回路図である。

【図5】駆動回路21が備えるセレクタE1の構成例を示す回路図である。

【図6】制御回路16の構成例を示す回路図である。

【図7】第1セグメント駆動回路14の構成例を示す回路図である。

【図8】遮断回路18に含まれるフリップフロップ2 5,26の動作を示すタイミングチャートである。

【図9】遮断回路18に含まれるカウンタ56,57の 動作を示すタイミングチャートである。

【図10】遮断回路18に含まれる単安定マルチバイブレータ69の動作を示すタイミングチャートである。

【図11】遮断回路18に含まれる単安定マルチバイブレータ70とフリップフロップ71の動作を示すタイミングチャートである。

【図12】本発明の第2実施例に用いられる電源回路6 1の構成例を示す回路図である。

【図13】一般的な液晶表示装置1の概略的な構成を示す図である。

【図14】液晶表示装置1の動作を示すタイミングチャートである。

【図15】クロック信号YDのハイレベル期間が正常より長い場合のタイミングチャートである。

【図16】クロック信号YDのローレベル期間が正常より短い場合のタイミングチャートである。

20

【図17】クロック信号LPの周期W3が短くなった場合のタイミングチャートである。

【図18】クロック信号LPが途切れてしまった場合の タイミングチャートである。


【図19】表示許可信号DIがロジック電源VDDより早くハイレベルになる場合のタイミングチャートである。


10 【図20】表示許可信号DIが液晶電源VEEより早く ハイレベルになる場合のタイミングチャートである


【符号の説明】


- 11 液晶表示装置
- 12 液晶表示パネル
- 13 コモン駆動回路
- 14 第1セグメント駆動回路
- 15 第2セグメント駆動回路
- 16 制御回路
- 17 電源回路
- 20 18 遮断回路
 - 25, 26, 27, 71 フリップフロップ
 - 28, 29, 59 インバータ
 - 56,57 カウンタ
 - 65,66 電圧監視 I C
 - 67, 68 ANDゲート
 - 69,70 単安定マルチバイブレータ


【図2】














【図13】




【図14】




【図15】




【図16】




【図17】



【図18】



【図19】



【図20】

